Technical

Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（二）

Dec 29, 2020 c++ verilator verilog systemverilog

在前面一篇文章中分享了作者使用 verilator 來模擬數位 IC 的經驗。Verilator 具有對新語法的支援度、相當好的可靠度，速度甚至在商用工具之上，這篇文章將會用個簡單的案例分享 verilator 的用法。

Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（一）

Dec 28, 2020 c++ verilator verilog systemverilog

台灣的 CIC 免費提供學界許多昂貴的 EDA tool，在這個影響下，講到 SystemVerilog(Verilog) 模擬器（太長了，下面簡稱模擬器），多數人第一個想到的都是經典的 Cadence 的 ncsim，或是 Synopsys 的 vcs。說到免費的模擬器，有些人可能聽過 iverilog 這個知名的替代品，然而受到實做上的限制，iverilog 的效能基本上無法作為 production 使用。於是我打算用幾篇文章來介紹近年來興起的 verilator，他是一個優秀的模擬器替代品，我自己的使用經驗中，效能甚至可以超越商用昂貴的模擬器。

[系列文連結在此]

從一個 C++ class 自動生成另外一個 adaptor class（二）

Dec 13, 2020 c++ template adaptor pattern

程式設計師常常會用到 code generator，code generator 可以只根據簡短的描述，自動產生出具有許多額外功能的 class 程式碼。上一篇中提到了，程式設計師有時會想要替生成程式中的 class 的，加入新的功能，這時 adaptor pattern 就很好用了。

[系列文連結在此]

從一個 C++ class 自動生成另外一個 adaptor class

Dec 5, 2020 c++ template adaptor pattern

程式設計師常常會用到 code generator，code generator 可以只根據簡短的描述，自動產生出具有許多額外功能的 class 程式碼。舉筆者常用的 code generator 為例，protobuf 可以自動生成「把 JSON 解析成 C++ 中的 STL 物件」的 class（object serialization）；verilator 可以把 Verilog 轉換成「可以用 C++/SystemC 進行模擬」的 class。

[系列文連結在此]

C++ string 的兩種實做

Nov 8, 2020 c++ stl string

最近在玩一些比較老舊的程式碼的時候，發現 g++ 5 前後的 sizeof(std::string) 的大小有相當大的差異，在 64-bit 平台下，有 g++ 5 之前是 8 bytes，之後是 32 bytes。這其中的差異蠻有趣的，尤其是舊版的 string 只要一個 pointer 的大小，於是就找了一下資料並記錄下來。

C++ smart pointer 之速度之討論（二）

Oct 25, 2020 c++ pointer

在系列的上一篇中，提到了如何使用 shared_ptr 才能增加程式中「函數間互相傳資料」的速度。然而首先，C++ 的 shared_ptr 是 thread-safe 的，有時候我的程式並不需要 thread-safety，但為了維持這個性質可能會產生不少 overhead。其次，前文中使用 shared_ptr 時每次放資料都要自己 push/pop，寫起來也不是很乾淨。有沒有可能自己寫一個簡單的 shared_ptr 來增加效率以及增加使用時的方便性呢？

[系列文連結在此]

C++ smart pointer 之速度之討論（一）

Oct 6, 2020 c++ pointer

在 C++11 中，引入了 unique_ptr 以及 shared_ptr 兩種新的 smart pointer 來取代 C++03 很難用的 auto_ptr。網路上有許多文章在討論 auto_ptr 的缺點，這不在本的討論範圍內，基本的 unique_ptr 功能也不在本文的討論範圍。本文中，我將會用一個例子，討論如何使用這兩種 smart pointer 才能增進程式運行速度。

[系列文連結在此]