Hayashi's Blog
External icon
Yodalee's Blog
About
Series

  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼（二）

    Jan 26, 2021 systemverilog uvm

    前一篇文章中說明了用 trace 來統一驗證 Verilog 的方式，但是 trace 可能會很大或是不好產生。本文將會探討還有哪些潛在的問題，以及 UVM 對這些問題的對策。

    Read More

  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼（一）

    Jan 17, 2021 systemverilog uvm

    SystemVerilog 中引入了 Universal Verification Methodology (UVM) 用來驗證硬體的一種手段，UVM 直翻就是通用驗證方法論，UVM 就像是一個範本，提供我們寫 testbench 的想法，並不是指使用一個特定的工具或是是語言來撰寫 testbench。上面這樣講有點抽象，打個比方來說，寫文章的方法論之一就是要有起承轉合，這根我們使用什麼樣的語言沒有關係。本文中將會從一個範例下手，討論為什麼需要 UVM。

    Read More

Hayashi's Blog

Ahoy! 平凡無奇的工程師部落格 peko
Read More

Featured Posts

  • Systemverilog interface/modport 簡介＆使用方法 (6 years after)
  • 在 Xilinx SoC 上放上自己的 IP（一）
  • 從一開始的 Xilinx SoC 開發，PetaLinux 使用（一）
  • 從零開始的 Xilinx SoC 開發（五）
  • 從零開始的 Xilinx SoC 開發（一）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（四）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（三）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（二）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（一）
  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼（二）
  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼（一）
  • Systemverilog interface/modport 簡介＆使用方法
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（三）
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（二）
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（一）
  • 從一個 C++ class 自動生成另外一個 adaptor class（二）
  • 從一個 C++ class 自動生成另外一個 adaptor class
  • 將 N 個球隨機放入 M 個桶子的數學問題
  • C++ smart pointer 之速度之討論（二）
  • C++ smart pointer 之速度之討論（一）
  • DRAM 的運作 (Computer Architecture 側)（二）
  • 現代編譯器優化竟然可以作國中等級的代數運算？
  • 用 C++ 測試記憶體延遲
  • 整數定數除法的代換 (constant integer division)
  • DRAM 的運作 (Computer Architecture 側)

Recent Posts

  • Boost hana
  • Systemverilog interface/modport 簡介＆使用方法 (6 years after)
  • 如何簡單地用 Boost Coroutine 做出 Python yield
  • 在 Xilinx SoC 上放上自己的 IP（三）
  • 在 Xilinx SoC 上放上自己的 IP（二）
  • 從一開始的 Xilinx SoC 開發，PetaLinux 使用（三）
  • 在 Xilinx SoC 上放上自己的 IP（一）
  • 從一開始的 Xilinx SoC 開發，PetaLinux 使用（二）

categories

TECHNICAL 36 TOOL 18 ARCHITECTURE 3 PERFORMANCE 3 MATH 2 GAME 1 SYNTAX 1 THEMES 1

series

從零開始的-XILINX-SOC-開發 5 開發-VISUAL-STUDIO-CODE-SYSTEMVERILOG-PLUGIN 4 HELLO-VERILATOR-系列 3 在-XILINX-SOC-上放上自己的-IP 3 從一開始的-XILINX-SOC-開發PETALINUX-使用 3 DRAM-的運作 2 SMART-POINTER-速度 2 自動-CLASS-生成 2 BOOSTHANA 1 FACTORIO-介紹 1

tags

C++ 12 XILINX 12 VIVADO 8 SYSTEMVERILOG 7 VERILOG 6 VSCODE 4 COMPUTER-ARCHITECTURE 3 PETALINUX 3 TEMPLATE 3 VERILATOR 3
All tags
ADAPTOR-PATTERN2 BINOMIAL1 BOOST2 C++12 COMPILER2 COMPUTER-ARCHITECTURE3 CSS1 DATA-STRUCTURE1 FACTORIO1 FEATURED1 HANA1 HTML1 MAKEFILE1 MARKDOWN1 MULTINOMIAL1 PETALINUX3 POINTER2 STL1 STRING1 SYSTEMC2 SYSTEMVERILOG7 TEMPLATE3 THEMES1 UVM2 VERILATOR3 VERILOG6 VIM1 VIVADO8 VSCODE4 XILINX12
[A~Z][0~9]

2022 HAYASHI'S BLOG. (CC BY-NC-SA)