Hayashi's Blog
External icon
Yodalee's Blog
About
Series
  • SystemC FIFO 之模組化經驗談

    Mar 17, 2021 systemc

    SystemC 中的 FIFO 在寫中大型的電路的 approximate timing model 相當好用,幾乎可以只用 FIFO 就建構出整個 model。此外,用 FIFO 建構出來的 SystemC module 可以 1-to-1 的轉換成 Verilog module(這篇)。然而,SystemC 裡面有 sc_fifo_in, sc_fifo_out, sc_fifo 三者,這篇文章分享了作者的經驗,如何使用這三者,寫出來的 module 會比較好模組化。

    Read More
  • Hello Verilator—高品質&開源的 SystemVerilog(Verilog) 模擬器介紹&教學(三)

    Jan 2, 2021 c++ verilator verilog systemverilog systemc

    在前面一篇文章中分享了作者如何使用 verilator 以及 C++ 來模擬一個用 SystemVerilog 模組,在這篇文章中,將會分享另外一種方法,也就是用 verilator 以及 SystemC 來達成同樣的事情。

    [系列文連結在此]

    Read More

Hayashi's Blog

Ahoy! 平凡無奇的工程師部落格 peko
Read More

Featured Posts

  • 在 Xilinx SoC 上放上自己的 IP(一)
  • 從一開始的 Xilinx SoC 開發,PetaLinux 使用(一)
  • 從零開始的 Xilinx SoC 開發(五)
  • 從零開始的 Xilinx SoC 開發(一)
  • 來開發 Visual Studio Code SystemVerilog plugin 吧!開發紀錄(四)
  • 來開發 Visual Studio Code SystemVerilog plugin 吧!開發紀錄(三)
  • 來開發 Visual Studio Code SystemVerilog plugin 吧!開發紀錄(二)
  • 來開發 Visual Studio Code SystemVerilog plugin 吧!開發紀錄(一)
  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼(二)
  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼(一)
  • Systemverilog interface/modport 簡介&使用方法
  • Hello Verilator—高品質&開源的 SystemVerilog(Verilog) 模擬器介紹&教學(三)
  • Hello Verilator—高品質&開源的 SystemVerilog(Verilog) 模擬器介紹&教學(二)
  • Hello Verilator—高品質&開源的 SystemVerilog(Verilog) 模擬器介紹&教學(一)
  • 從一個 C++ class 自動生成另外一個 adaptor class(二)
  • 從一個 C++ class 自動生成另外一個 adaptor class
  • 將 N 個球隨機放入 M 個桶子的數學問題
  • C++ smart pointer 之速度之討論(二)
  • C++ smart pointer 之速度之討論(一)
  • DRAM 的運作 (Computer Architecture 側)(二)
  • 現代編譯器優化竟然可以作國中等級的代數運算?
  • 用 C++ 測試記憶體延遲
  • 整數定數除法的代換 (constant integer division)
  • DRAM 的運作 (Computer Architecture 側)

Recent Posts

  • 在 Xilinx SoC 上放上自己的 IP(二)
  • 從一開始的 Xilinx SoC 開發,PetaLinux 使用(三)
  • 在 Xilinx SoC 上放上自己的 IP(一)
  • 從一開始的 Xilinx SoC 開發,PetaLinux 使用(二)
  • 從一開始的 Xilinx SoC 開發,PetaLinux 使用(一)
  • 從零開始的 Xilinx SoC 開發(五)
  • 從零開始的 Xilinx SoC 開發(四)
  • 從零開始的 Xilinx SoC 開發(三)

categories

TECHNICAL 33 TOOL 17 ARCHITECTURE 3 PERFORMANCE 3 MATH 2 GAME 1 SYNTAX 1 THEMES 1

series

從零開始的-XILINX-SOC-開發 5 開發-VISUAL-STUDIO-CODE-SYSTEMVERILOG-PLUGIN 4 HELLO-VERILATOR-系列 3 從一開始的-XILINX-SOC-開發PETALINUX-使用 3 DRAM-的運作 2 SMART-POINTER-速度 2 在-XILINX-SOC-上放上自己的-IP 2 自動-CLASS-生成 2 FACTORIO-介紹 1

tags

XILINX 11 C++ 10 VIVADO 7 SYSTEMVERILOG 6 VERILOG 5 VSCODE 4 COMPUTER-ARCHITECTURE 3 PETALINUX 3 VERILATOR 3 ADAPTOR-PATTERN 2
All tags
ADAPTOR-PATTERN2 BINOMIAL1 C++10 COMPILER2 COMPUTER-ARCHITECTURE3 CSS1 DATA-STRUCTURE1 FACTORIO1 FEATURED1 HTML1 MAKEFILE1 MARKDOWN1 MULTINOMIAL1 PETALINUX3 POINTER2 STL1 STRING1 SYSTEMC2 SYSTEMVERILOG6 TEMPLATE2 THEMES1 UVM2 VERILATOR3 VERILOG5 VIM1 VIVADO7 VSCODE4 XILINX11
[A~Z][0~9]

2022 HAYASHI'S BLOG. (CC BY-NC-SA)