Hayashi's Blog
External icon
Yodalee's Blog
About
Series

  • Boost hana

    Dec 29, 2022 c++ boost hana template

    最近因為各種原因發現了 boost hana 這個 library，haha 是 boost 一個 meta programming 的 library。Hana 運用了 C++14 的功能，具有相當優秀的編譯期速度，且編寫起來相對直觀，甚至可以有 macro 把對 struct 的每個物件做 iteration，非常的強大。這系列的文章將會包含 hana 設計的發想來源、一些使用方式以及如何對 struct 的每個物件做 iteration。

    [系列文連結在此]

    Read More

  • 從一個 C++ class 自動生成另外一個 adaptor class（二）

    Dec 13, 2020 c++ template adaptor pattern

    程式設計師常常會用到 code generator，code generator 可以只根據簡短的描述，自動產生出具有許多額外功能的 class 程式碼。上一篇中提到了，程式設計師有時會想要替生成程式中的 class 的，加入新的功能，這時 adaptor pattern 就很好用了。

    [系列文連結在此]

    Read More

  • 從一個 C++ class 自動生成另外一個 adaptor class

    Dec 5, 2020 c++ template adaptor pattern

    程式設計師常常會用到 code generator，code generator 可以只根據簡短的描述，自動產生出具有許多額外功能的 class 程式碼。舉筆者常用的 code generator 為例，protobuf 可以自動生成「把 JSON 解析成 C++ 中的 STL 物件」的 class（object serialization）；verilator 可以把 Verilog 轉換成「可以用 C++/SystemC 進行模擬」的 class。

    [系列文連結在此]

    Read More

Hayashi's Blog

Ahoy! 平凡無奇的工程師部落格 peko
Read More

Featured Posts

  • Systemverilog interface/modport 簡介＆使用方法 (6 years after)
  • 在 Xilinx SoC 上放上自己的 IP（一）
  • 從一開始的 Xilinx SoC 開發，PetaLinux 使用（一）
  • 從零開始的 Xilinx SoC 開發（五）
  • 從零開始的 Xilinx SoC 開發（一）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（四）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（三）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（二）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（一）
  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼（二）
  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼（一）
  • Systemverilog interface/modport 簡介＆使用方法
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（三）
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（二）
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（一）
  • 從一個 C++ class 自動生成另外一個 adaptor class（二）
  • 從一個 C++ class 自動生成另外一個 adaptor class
  • 將 N 個球隨機放入 M 個桶子的數學問題
  • C++ smart pointer 之速度之討論（二）
  • C++ smart pointer 之速度之討論（一）
  • DRAM 的運作 (Computer Architecture 側)（二）
  • 現代編譯器優化竟然可以作國中等級的代數運算？
  • 用 C++ 測試記憶體延遲
  • 整數定數除法的代換 (constant integer division)
  • DRAM 的運作 (Computer Architecture 側)

Recent Posts

  • Boost hana
  • Systemverilog interface/modport 簡介＆使用方法 (6 years after)
  • 如何簡單地用 Boost Coroutine 做出 Python yield
  • 在 Xilinx SoC 上放上自己的 IP（三）
  • 在 Xilinx SoC 上放上自己的 IP（二）
  • 從一開始的 Xilinx SoC 開發，PetaLinux 使用（三）
  • 在 Xilinx SoC 上放上自己的 IP（一）
  • 從一開始的 Xilinx SoC 開發，PetaLinux 使用（二）

categories

TECHNICAL 36 TOOL 18 ARCHITECTURE 3 PERFORMANCE 3 MATH 2 GAME 1 SYNTAX 1 THEMES 1

series

從零開始的-XILINX-SOC-開發 5 開發-VISUAL-STUDIO-CODE-SYSTEMVERILOG-PLUGIN 4 HELLO-VERILATOR-系列 3 在-XILINX-SOC-上放上自己的-IP 3 從一開始的-XILINX-SOC-開發PETALINUX-使用 3 DRAM-的運作 2 SMART-POINTER-速度 2 自動-CLASS-生成 2 BOOSTHANA 1 FACTORIO-介紹 1

tags

C++ 12 XILINX 12 VIVADO 8 SYSTEMVERILOG 7 VERILOG 6 VSCODE 4 COMPUTER-ARCHITECTURE 3 PETALINUX 3 TEMPLATE 3 VERILATOR 3
All tags
ADAPTOR-PATTERN2 BINOMIAL1 BOOST2 C++12 COMPILER2 COMPUTER-ARCHITECTURE3 CSS1 DATA-STRUCTURE1 FACTORIO1 FEATURED1 HANA1 HTML1 MAKEFILE1 MARKDOWN1 MULTINOMIAL1 PETALINUX3 POINTER2 STL1 STRING1 SYSTEMC2 SYSTEMVERILOG7 TEMPLATE3 THEMES1 UVM2 VERILATOR3 VERILOG6 VIM1 VIVADO8 VSCODE4 XILINX12
[A~Z][0~9]

2022 HAYASHI'S BLOG. (CC BY-NC-SA)