Hayashi's Blog
External icon
Yodalee's Blog
About
Series

  • 用 vim quickfix 檢視 nLint 的錯誤訊息

    May 25, 2016 vim makefile verilog

    就像大部分 IDE 一樣，Vim 的 quickfix 提供了快速跳到編譯出錯的位置的功能，例如當我們在 vim 下 :make 命令之後，可以透過 :copen 檢視編譯的錯誤，並且在其中移動。

    Read More

  • 整數定數除法的代換 (constant integer division)

    Apr 30, 2015 compiler

    不論是 CPU 或是電路設計中，除法的速度都相當慢，是個無論如何都要避免的存在。一般而言，對於可以多次使用的除法，可以用計算倒數之後拿來乘（註：請見文尾）。而本文想要探討的是「整數的常數除法 (constant integer division)"」，像是「一個 32-bit 的 unsigned integer 除以 10」這種問題。

    Read More

  • DRAM 的運作 (Computer Architecture 側)

    Feb 20, 2014 computer architecture

    本文算是 advanced computer architecture (ACA) 的筆記，會有這篇文章的原因是 ACA 時明明老師上課講得頗清楚，我應該也是有聽懂。但是常常一陣子之後要用發現完全想不起來，所以又找個時間重新閱讀並記錄下來，方便下次又忘記的時候使用。

    [系列文連結在此]

    Read More
    • ««
    • «
    • 1
    • 2
    • 3
    • 4
    • 5
    • »
    • »»

Hayashi's Blog

Ahoy! 平凡無奇的工程師部落格 peko
Read More

Featured Posts

  • Systemverilog interface/modport 簡介＆使用方法 (6 years after)
  • 在 Xilinx SoC 上放上自己的 IP（一）
  • 從一開始的 Xilinx SoC 開發，PetaLinux 使用（一）
  • 從零開始的 Xilinx SoC 開發（五）
  • 從零開始的 Xilinx SoC 開發（一）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（四）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（三）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（二）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（一）
  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼（二）
  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼（一）
  • Systemverilog interface/modport 簡介＆使用方法
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（三）
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（二）
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（一）
  • 從一個 C++ class 自動生成另外一個 adaptor class（二）
  • 從一個 C++ class 自動生成另外一個 adaptor class
  • 將 N 個球隨機放入 M 個桶子的數學問題
  • C++ smart pointer 之速度之討論（二）
  • C++ smart pointer 之速度之討論（一）
  • DRAM 的運作 (Computer Architecture 側)（二）
  • 現代編譯器優化竟然可以作國中等級的代數運算？
  • 用 C++ 測試記憶體延遲
  • 整數定數除法的代換 (constant integer division)
  • DRAM 的運作 (Computer Architecture 側)

Recent Posts

  • 各種好用的 SystemVerilog 語法 (07) - local variable
  • 各種好用的 SystemVerilog 語法 (06) - typedef (union)
  • 各種好用的 SystemVerilog 語法 (05) - typedef (struct)
  • 各種好用的 SystemVerilog 語法 (04) - typedef (enum)
  • 各種好用的 SystemVerilog 語法 (03) - typedef (integer types)
  • 各種好用的 SystemVerilog 語法 (02) - always
  • 各種好用的 SystemVerilog 語法 (01) - logic
  • Boost hana：強大的 compile-time library（一）

categories

TECHNICAL 43 TOOL 18 ARCHITECTURE 3 PERFORMANCE 3 MATH 2 GAME 1 SYNTAX 1 THEMES 1

series

好用的 SYSTEMVERILOG 語法 7 從零開始的 XILINX SOC 開發 5 開發 VISUAL STUDIO CODE SYSTEMVERILOG PLUGIN 4 HELLO VERILATOR 系列 3 在 XILINX SOC 上放上自己的 IP 3 從一開始的 XILINX SOC 開發，PETALINUX 使用 3 DRAM 的運作 2 SMART POINTER 速度 2 自動 CLASS 生成 2 BOOST::HANA 1
All series
BOOST::HANA1 DRAM 的運作2 FACTORIO 介紹1 HELLO VERILATOR 系列3 SMART POINTER 速度2 在 XILINX SOC 上放上自己的 IP3 好用的 SYSTEMVERILOG 語法7 從一開始的 XILINX SOC 開發，PETALINUX 使用3 從零開始的 XILINX SOC 開發5 自動 CLASS 生成2 開發 VISUAL STUDIO CODE SYSTEMVERILOG PLUGIN4
[A~Z][0~9]

tags

SYSTEMVERILOG 14 C++ 12 XILINX 12 VIVADO 8 VERILOG 6 VSCODE 4 COMPUTER ARCHITECTURE 3 PETALINUX 3 TEMPLATE 3 VERILATOR 3
All tags
ADAPTOR PATTERN2 BINOMIAL1 BOOST2 C++12 COMPILER2 COMPUTER ARCHITECTURE3 CSS1 DATA STRUCTURE1 FACTORIO1 FEATURED1 HANA1 HTML1 MAKEFILE1 MARKDOWN1 MULTINOMIAL1 PETALINUX3 POINTER2 STL1 STRING1 SYSTEMC2 SYSTEMVERILOG14 TEMPLATE3 THEMES1 UVM2 VERILATOR3 VERILOG6 VIM1 VIVADO8 VSCODE4 XILINX12
[A~Z][0~9]

2024 HAYASHI'S BLOG. (CC BY-NC-SA)