Hayashi's Blog
External icon
Yodalee's Blog
About
Series

  • 從零開始的 Xilinx SoC 開發（一）

    Aug 7, 2021 xilinx vivado

    許多現代的 FPGA 上都配有 ARM A 系列 CPU（像是 A53, A9）以及 DRAM，上面可以執行 Linux 作業系統。而自己寫的 Verilog 則是透過 bus 和 CPU 相連，SoC 的方式。因此在 FPGA 上開發 SoC 來說，完整的 flow 需要相當多的知識。本系列文章紀錄了一個幾乎沒碰過 FPGA 開發的工程師，使用 Xilinx UltraScale+ FPGA 的開發筆記。這邊聲明一下，本文雖然標題是從零開始，但是畢竟作者自己也是電機背景出身，FPGA, Verilog 也是算熟悉，對 SoC 也有基本程度的知識，平時就用 Linux 當主要工作用 OS，所以也不是說完全從零開始。

    [系列文連結在此]

    Read More

  • Vivado 安裝在 Linux 上的各種雷

    Jul 19, 2021 xilinx

    本篇文章紀錄了 Linux 上安裝 Vivado/Vitis/Vitis HLS/PetaLinux 2020.2 時，遇到過的問題們。

    Read More

  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（四）

    Jul 16, 2021 vscode

    在前一篇文章說到了，如何在 Visual Studio Code 中使用 programmatic language features，加入滑鼠游標移動到程式碼時顯示一些提示的功能，上一篇文章中我們透過在 plugin 初始化的時候，使用了 registerHoverProvider 顯示 "Hover Content" 的提示。然而，在官方的文件中並不建議這樣作，而是使用 Lanugage Server 將 plugin 跟程式碼解析的功能分開。

    [系列文連結在此]

    Read More

  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（三）

    Jul 1, 2021 vscode

    在前一篇文章說到，Visual Studio Code 的 programmatic language features 可以提供相當豐富的 IDE 功能，本篇文章將會嘗試使用 Visusl Studio Code 之 programmatic language features API，主要的參考資料還是 官方文件 。

    [系列文連結在此]

    Read More

  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（二）

    Jun 28, 2021 vscode

    在本篇中，我將會參考 官方文件 ，替 Visual Studio Code 加入 SystemVerilog 的語法上色 (highlight) 功能。

    [系列文連結在此]

    Read More

  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（一）

    Jun 27, 2021 vscode

    Visual Studio Code 為當代最受歡迎 IDE 之一，其強大的外掛系統提供了豐富的語言支援。然而現有的 plugin，對於 SystemVerilog 的支援程度跟商用 IDE 仍有一大段差距。因此就來挑戰看看，從零開始，用 官方教學 可以作到什麼程度吧！

    [系列文連結在此]

    Read More

  • 現代編譯器優化竟然可以作國中等級的代數運算？

    Sep 24, 2020 c++ compiler

    這篇是我 2018 年在 stackoverflow 發的問題，當時在 stackoverflow 上也有不少討論，也讓我賺了不少 stackoverflow 點數，最近有機會重新整理一下這篇文章，寫在自己的網站上。

    Read More

  • 用 vim quickfix 檢視 nLint 的錯誤訊息

    May 25, 2016 vim makefile verilog

    就像大部分 IDE 一樣，Vim 的 quickfix 提供了快速跳到編譯出錯的位置的功能，例如當我們在 vim 下 :make 命令之後，可以透過 :copen 檢視編譯的錯誤，並且在其中移動。

    Read More
    • ««
    • «
    • 1
    • 2
    • »
    • »»

Hayashi's Blog

Ahoy! 平凡無奇的工程師部落格 peko
Read More

Featured Posts

  • Systemverilog interface/modport 簡介＆使用方法 (6 years after)
  • 在 Xilinx SoC 上放上自己的 IP（一）
  • 從一開始的 Xilinx SoC 開發，PetaLinux 使用（一）
  • 從零開始的 Xilinx SoC 開發（五）
  • 從零開始的 Xilinx SoC 開發（一）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（四）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（三）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（二）
  • 來開發 Visual Studio Code SystemVerilog plugin 吧！開發紀錄（一）
  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼（二）
  • SystemVerilog 中的 universal verfication methodology (UVM) 是什麼（一）
  • Systemverilog interface/modport 簡介＆使用方法
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（三）
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（二）
  • Hello Verilator—高品質＆開源的 SystemVerilog(Verilog) 模擬器介紹＆教學（一）
  • 從一個 C++ class 自動生成另外一個 adaptor class（二）
  • 從一個 C++ class 自動生成另外一個 adaptor class
  • 將 N 個球隨機放入 M 個桶子的數學問題
  • C++ smart pointer 之速度之討論（二）
  • C++ smart pointer 之速度之討論（一）
  • DRAM 的運作 (Computer Architecture 側)（二）
  • 現代編譯器優化竟然可以作國中等級的代數運算？
  • 用 C++ 測試記憶體延遲
  • 整數定數除法的代換 (constant integer division)
  • DRAM 的運作 (Computer Architecture 側)

Recent Posts

  • 各種好用的 SystemVerilog 語法 (07) - local variable
  • 各種好用的 SystemVerilog 語法 (06) - typedef (union)
  • 各種好用的 SystemVerilog 語法 (05) - typedef (struct)
  • 各種好用的 SystemVerilog 語法 (04) - typedef (enum)
  • 各種好用的 SystemVerilog 語法 (03) - typedef (integer types)
  • 各種好用的 SystemVerilog 語法 (02) - always
  • 各種好用的 SystemVerilog 語法 (01) - logic
  • Boost hana：強大的 compile-time library（一）

categories

TECHNICAL 43 TOOL 18 ARCHITECTURE 3 PERFORMANCE 3 MATH 2 GAME 1 SYNTAX 1 THEMES 1

series

好用的 SYSTEMVERILOG 語法 7 從零開始的 XILINX SOC 開發 5 開發 VISUAL STUDIO CODE SYSTEMVERILOG PLUGIN 4 HELLO VERILATOR 系列 3 在 XILINX SOC 上放上自己的 IP 3 從一開始的 XILINX SOC 開發，PETALINUX 使用 3 DRAM 的運作 2 SMART POINTER 速度 2 自動 CLASS 生成 2 BOOST::HANA 1
All series
BOOST::HANA1 DRAM 的運作2 FACTORIO 介紹1 HELLO VERILATOR 系列3 SMART POINTER 速度2 在 XILINX SOC 上放上自己的 IP3 好用的 SYSTEMVERILOG 語法7 從一開始的 XILINX SOC 開發，PETALINUX 使用3 從零開始的 XILINX SOC 開發5 自動 CLASS 生成2 開發 VISUAL STUDIO CODE SYSTEMVERILOG PLUGIN4
[A~Z][0~9]

tags

SYSTEMVERILOG 14 C++ 12 XILINX 12 VIVADO 8 VERILOG 6 VSCODE 4 COMPUTER ARCHITECTURE 3 PETALINUX 3 TEMPLATE 3 VERILATOR 3
All tags
ADAPTOR PATTERN2 BINOMIAL1 BOOST2 C++12 COMPILER2 COMPUTER ARCHITECTURE3 CSS1 DATA STRUCTURE1 FACTORIO1 FEATURED1 HANA1 HTML1 MAKEFILE1 MARKDOWN1 MULTINOMIAL1 PETALINUX3 POINTER2 STL1 STRING1 SYSTEMC2 SYSTEMVERILOG14 TEMPLATE3 THEMES1 UVM2 VERILATOR3 VERILOG6 VIM1 VIVADO8 VSCODE4 XILINX12
[A~Z][0~9]

2024 HAYASHI'S BLOG. (CC BY-NC-SA)