上一篇系列文中，我們把自己寫的 Verilog AHB IP 包裝成 Xilinx FPGA 的 SoC，並且編譯了一個 bitstream 出來，接下必須要將 bitstream 燒錄到 FPGA 上，在 FPGA 執行 PetaLinux 系統，寫一個 C++ 程式去控制這個 Verilog AHB IP。

[系列文連結在此]

Read More

本篇文章接續了上一篇系列文的內容，將會把一個自己寫的 Verilog IP 放到 Xilinx FPGA 的 SoC 上。

[系列文連結在此]

Read More

前面幾個系列中，我們在 Xilins FPGA 上面建立了 SoC，然而並沒有提到需要自己寫 Verilog IP 的部份。在很多時候，會想使用 FPGA 是因為我們需要的是在上面放上自己用 Verilog 開發的的 IP，跟 SoC 一起運作，FPGA 執行我們需要的加速功能。這系列的文章中，將會說明怎麼自己寫一個簡單的 Verilog，包裝成可以放在 SoC 裡面的 IP，並讓 PetaLinux 可以存取。

[系列文連結在此]

Read More